鐵(tie)電(dian)晶體(ti)管(guan)(guan)(FeFET)具有(you)非易失性數據存(cun)(cun)儲、納(na)秒級的(de)(de)編程/擦除速度、低(di)功耗操作、超長的(de)(de)數據保存(cun)(cun)時間(jian)以及與CMOS工藝(yi)兼容等優點(dian)，被(bei)認為(wei)是(shi)未來非易失存(cun)(cun)儲器應用(yong)的(de)(de)候選器件。在(zai)5nm技(ji)術(shu)節點(dian)以下，由于(yu)器件柵(zha)(zha)(zha)長(小于(yu)18納(na)米(mi))和(he)(he)鐵(tie)電(dian)薄膜厚(hou)度(大約(yue)10納(na)米(mi))相近，基于(yu)FinFET和(he)(he)水平(ping)環柵(zha)(zha)(zha)晶體(ti)管(guan)(guan)(GAAFET)的(de)(de)FeFET無法進(jin)一步微縮，而垂直環柵(zha)(zha)(zha)晶體(ti)管(guan)(guan)(VGAAFET)不受(shou)柵(zha)(zha)(zha)長的(de)(de)約(yue)束，同時在(zai)3D集成和(he)(he)布(bu)線上有(you)明顯優勢，具有(you)大幅(fu)增(zeng)加(jia)集成度的(de)(de)潛力，因此更適合5納(na)米(mi)技(ji)術(shu)節點(dian)以下的(de)(de)FeFET結構。
中國科學院微電(dian)子研(yan)究所集(ji)成(cheng)電(dian)路先導工(gong)藝(yi)研(yan)發中心(xin)研(yan)究員(yuan)朱慧瓏(long)團隊(dui)利用自主研(yan)發的(de)(de)集(ji)成(cheng)工(gong)藝(yi)，制造出了具(ju)有自對準柵極的(de)(de)鐵電(dian)垂直環柵納米晶體管(guan)(Fe-VSAFET)，其(qi)中包括柵長(chang)為(wei)40納米，溝(gou)道厚度為(wei)16納米的(de)(de)納米片和直徑為(wei)30納米的(de)(de)納米線兩(liang)類器件。該器件具(ju)有小于(yu)pA級的(de)(de)漏電(dian)，大于(yu)107的(de)(de)開關比，100ns級的(de)(de)編程(cheng)/擦除(chu)速度和2.3V的(de)(de)最大存(cun)儲窗口等(deng)優異的(de)(de)電(dian)學特性，并且制程(cheng)工(gong)藝(yi)與主流(liu)CMOS兼容。
該(gai)成果近日發(fa)表在IEEE Electron Device Letters上(DOI: 10.1109/LED.2021.3126771)。該(gai)研(yan)究得(de)到中科院戰略性先導科技專(zhuan)項預研(yan)項目(mu)和微(wei)電(dian)子所(suo)所(suo)長基金項目(mu)資助。 (原文采集(ji)自(zi)微(wei)電(dian)子研(yan)究所(suo)，如涉(she)及版權問題，請聯系我們刪除)
